



UNIVERSIDADE DO ESTADO DO RIO DE JANEIRO
SUB-REITORIA DE PÓS-GRADUAÇÃO E PESQUISA
CENTRO DE TECNOLOGIA E CIÊNCIAS
FACULDADE DE ENGENHARIA
DEPARTAMENTO DE ELETRÔNICA E TELECOMUNICAÇÕES

UNIDADE: Faculdade de Engenharia

DEPARTAMENTO: Eletrônica e Telecomunicações

PERÍODO: _____

DISCIPLINA: ARQUITETURAS DE ALTO DESEMPENHO

CÓDIGO: FEN05713

() OBRIGATÓRIA			(X) ELETIVA		
AULAS	TEÓRICAS	PRÁTICAS	ESTÁGIO	LABORAT.	TOTAL
<i>C.H./PER.</i>	60				60
CRÉDITOS	4				4

PRÉ - REQUISITOS	CO - REQUISITOS

OBJETIVO:
Ao final do período o aluno deverá ser capaz de compreender as diferentes arquiteturas de computadores para alto desempenho.

EMENTA:
Organização de computadores. Hierarquia de memória. Conceito de *pipeline*. Processamento vetorial e processamento paralelo. Arquiteturas SIMD e MIMD. Arquiteturas RISC. *Superscalining*. Arquiteturas superscalares e VLIW. Arquiteturas com suporte à programação multifluxo. Redes de interconexão. Coerência de *cache*. Estruturas de entrada/saída para alto desempenho.

BIBLIOGRAFIA:
Kai Hwang, Advanced Computer Architecture, McGraw-Hill, 1993.
John L. Hennesy, David A. Patterson, Computer Architecture: A Quantitative Approach, Morgan Kaufman Publishers Inc., 1996.
Mike Johnson, Superscalar Microprocessor Design, Prentice Hall, 1991.
Daniel E. Lenoski, Wolf-Dietrich Weber, Scalable Shared Memory Multiprocessing, Morgan Kaufman Publishers Inc., 1995.

Rio de Janeiro, 16 de novembro de 2005

Pedro Henrique Gouvêa Coelho

Chefe do DETEL

Professor Titular

Mat 33106-6